



TITLE:

# <大学の研究・動向>新しい材料・構造・概念がもたらす半導体デバイスの革新

AUTHOR(S):

木本, 恒暢; 須田, 淳; 西, 佑介

---

CITATION:

木本, 恒暢 ...[et al]. <大学の研究・動向>新しい材料・構造・概念がもたらす半導体デバイスの革新. Cue 2014, 31: 3-9

ISSUE DATE:

2014-03

URL:

<https://doi.org/10.14989/187353>

RIGHT:

## 大学の研究・動向

# 新しい材料・構造・概念がもたらす半導体デバイスの革新

電子工学専攻 電子物性工学講座 半導体物性工学分野

教授 木 本 恒 暢  
准教授 須 田 淳  
助教 西 佑 介

## 1. はじめに

半導体デバイスは、言うまでもなく高度エレクトロニクス社会を支えるハードウェアです。論理演算や情報記憶の中枢を担うロジックやメモリ、通信用の高周波デバイス、電力変換用のパワーデバイス、光電変換を司る太陽電池、発光ダイオードや半導体レーザー、光センサなど枚挙に暇がありません。本研究室では、半導体中の電気伝導を主に活用する「電子デバイス」を中心に据え、半導体材料の作製、電子物性およびデバイスに関する研究に取り組んでいます。半導体電子デバイスの特性向上に関する主な課題を図1に示します。トランジスタの発明から既に60年以上が経過しましたが、時代や産業の進展と共に、半導体デバイスに求められる性能はより厳しくなり、かつ要求事項も変わってきています。例えば、エネルギー問題に端を発する電気電子機器の高効率化は重要な課題となっており、あらゆる半導体デバイスの低消費電力化が強く求められています。当研究室では、従来技術の延長ではなく、新しい半導体材料あるいは独自の構造・概念を導入することによって、半導体デバイスに革新をもたらすことを目標にしています。本稿では、当研究室が取り組んでいる主な研究内容について紹介いたします。




図1. 半導体電子デバイスの特性向上に関する主な課題。

## 2. 半導体ナノワイヤ・トランジスタ

SiをベースとしたLSI（大規模集積回路）用CMOS（相補型MOS）デバイスの微細化は、数々の困難を克服しながら進展し、他技術の追従を許さない状況にあります。さらなる微細化における大きな問題の一つは短チャネル効果によるオフ電流の増大とこれによる発熱（消費電力）です。この問題を解決

する有効な方法は、半導体で構成されるチャネル領域を低次元化し、その周囲に酸化膜とゲート電極を設けることで、ゲートによる静電ポテンシャルの制御性を高める（チャネル内のポテンシャル低下を抑制する）ことです。従来のバルク Si（三次元）を用いた CMOS から、SOI（Silicon-on-Insulator）を用いた超薄膜（二次元）CMOS やフィン型チャネルを有する FinFET が開発されてきました。この究極が、一次元量子細線（ナノワイヤ）をチャネルとするナノワイヤ MOSFET（NW-MOSFET）です [1]。

半導体ナノワイヤでは、エネルギーバンド構造やフォノン（格子振動）分散がバルク結晶から大きく変化します。したがって、ナノワイヤ中のキャリアの輸送現象（電気伝導）に関する物理的な理解が求められます。例えば、Si バルク結晶のエネルギーバンド構造は教科書に示されていますが、ナノワイヤでは、その結晶方位、断面サイズ、断面形状によって量子閉じ込め効果が変わりますので、バンドギャップでさえ一意に決まりません。また、バルクでは間接遷移型のバンド構造を有する半導体であっても、ナノワイヤでは逆格子空間の原点（ $\Gamma$  点）に有効質量の軽い伝導帯底が出現することもあり（結晶方位や形状にも依存）、キャリアの散乱機構の観点でも興味深い研究対象です。

本研究室では、ナノワイヤの電子物性とデバイス応用に関して、理論と実験の両方のアプローチで行っています。理論研究では、強束縛近似法や第一原理計算を用いて半導体ナノワイヤのバンド構造の計算、原子価力場モデルを用いたフォノン分散の計算を行い、ナノワイヤの基礎物性の解明を目指しています [2,3]。図 2 に Ge ナノワイヤの伝導帯の電子状態（エネルギー  $E$  と波数  $k$  の関係）の計算例を示します [3]。Ge (100) 基板上に形成した [110] 方向の Ge ナノワイヤでは、 $\Gamma$  谷のエネルギーが最も低く、かつこの谷の有効質量が小さいことが分かりました。また、これに対応してフォノン散乱だけで決まる移動度（長チャネル極限）、散乱のない電子波としての伝搬（バリステック伝導：短チャネル極限）ともに、この Ge[110]/(100) ナノワイヤ MOSFET が高いドレイン電流駆動力を示すことが計算により明らかになりました。これは、将来のナノワイヤ MOSFET 作製時の指針になると考えられます。

実験研究では、SOI 基板上に電子線リソグラフィを用いて Si ナノワイヤを形成し、これを MOSFET に適用するトップダウン方式を採用しています。数 nm ～数十 nm の様々な断面サイズを有する Si ナノワイヤを用いて n チャネルおよび p チャネル MOSFET を作製し、良好な動作を確認しました。また、ナノワイヤの断面サイズの減少と共に MOSFET のしきい値電圧の絶対値が大きくなることを見出し（図 3）、これがナノワイヤのバンドギャップの変化で説明できることを理論計算により示しました。




図 2. 強束縛近似法で計算した Ge ナノワイヤの伝導帯の電子状態（エネルギー  $E$  と波数  $k$  の関係）。断面サイズが 2nm（幅）× 6nm（高さ）のナノワイヤを対象としている。




図 3. 様々な断面サイズを有する Si ナノワイヤを用いて作製した n チャネルおよび p チャネル MOSFET のしきい値電圧の変化。

### 3. 抵抗変化型不揮発性メモリ

半導体不揮発性メモリの代表格であるフラッシュメモリが開発されて四半世紀が経過し、今では各種メモリカードやパソコンの記憶装置（SSD）に応用されるまでになりました。フラッシュメモリは今後とも応用分野を拡大すると予測されますが、書換え耐性や速度に本質的な限界を抱えています。本研究室では、究極的な小型・高速の不揮発性メモリ候補として遷移金属酸化物を用いた抵抗変化型メモリに注目しています。遷移金属酸化物が高抵抗状態と低抵抗状態を遷移する抵抗変化特性を示すことは古くから知られており [5]、近年では次世代の不揮発性抵抗変化型ランダムアクセスメモリ（ReRAM）としての応用が期待されています。

本研究室で反応性スパッタリングにより作製した酸化ニッケル（NiO）薄膜を、白金（Pt）電極で挟んだ積層構造（Pt/NiO/Pt 素子）の抵抗変化特性を図 4 で簡単に説明します。まず、抵抗変化特性の発現には、初期電圧印加であるフォーミング（Forming）が必要となります。フォーミングにより低い抵抗状態となった素子に改めて電圧を印加すると、約 1 V で高抵抗状態に戻ります（リセット：Reset）。さらに素子に改めて電圧を印加すると、今度は約 2 V で再び低抵抗状態へと変化します（セット：Set）。その後リセットとセットを交互に繰り返すこの特性は、電源を切っても抵抗状態を保持しますので、リセット電圧以下での抵抗値判別による非破壊の読み出し、セット・リセットによる書き換えが可能で、不揮発性メモリとして機能します。これらの抵抗状態の遷移は約 1~3V、ns 程度の高速パルスで起こるため、書き込みに 15 V 以上の電圧と数  $\mu$  s の時間を要するフラッシュメモリでは到達しえない低消費電力かつ高速な動作が実現できます。

ところが、この抵抗変化のメカニズムについては、ReRAM の量産化が発表された現在も明確ではありません。金属と酸化物との界面における電界や電流誘起の酸化還元反応（酸素イオンの移動）である、という説明が認知されつつありますが、金属イオン移動の報告や、堆積法や膜質の違いによりセットとリセットの印加電圧極性が逆でなければ動作しない報告も多く、提案されているモデルによる説明は限定的なものにすぎません。したがって、抵抗変化を起こす電圧の設計指針さえ無い状況にあります。




図 4. NiO の上下を Pt 電極で挟んだ Pt/NiO/Pt 素子の抵抗変化特性。比較的低い電圧の印加により、高抵抗状態（HRS）から低抵抗状態（LRS）への遷移（Set）、低抵抗状態から高抵抗状態への遷移（Reset）が生じる。HRS、LRS は電圧を印加しなければ半永久的に保持される。




図 5. NiO 薄膜の酸素組成と Pt/NiO/Pt 素子の初期抵抗の関係。NiO 薄膜の酸素組成は、スパッタリング堆積時の酸素供給量を変えることで変化した。酸素組成が 1.07 近傍で安定な抵抗変化が観測される。



本研究室では、主に NiO の物性に着目して、抵抗変化特性の基礎研究を進めています。例えば、異なる酸素組成を有する NiO の抵抗変化特性を調べ（図 5）、ある作製条件において  $\text{NiO}_{1.07}$  という組成で安定した抵抗変化特性を示すことを見出しました [6]。別の作製条件においても同様に調べ、抵抗変化特性に最も影響する NiO の物性を明らかにしようとしています。他にも、抵抗変化特性の発現の鍵となるフォーミング現象に着目し、フォーミング時に形成される微小な低抵抗領域（数十 nm 程度）の直接観察やフォーミング特性の定量解析などを進めています。また、別の酸化物である酸化チタン（ $\text{TiO}_2$ ）を用いた抵抗変化特性についても研究しており、普遍的なメカニズムの解明に繋げようとしています。これらの基礎研究を地道に積み重ねることにより、ReRAM の高性能化における明確な指針を提示することを目指しています。

#### 4. ワイドギャップ半導体 SiC パワーデバイス

シリコンカーバイド（SiC）は、高い絶縁破壊電界を有するワイドギャップ（広禁制帯幅）半導体であり、シリコン（Si）の限界を打破する高耐圧・低損失の電力用半導体デバイス用材料として期待されています [7]。近年の SiC 結晶成長およびデバイス作製技術の進展により、300~1700V 級ショットキーダイオードの実用化が始まり、サーバー電源、太陽電池用パワコン、インバータエアコン、地下鉄（東京メトロの銀座線）等に搭載され、顕著な省エネ効果を実証しています。また、 $\text{SiO}_2/\text{SiC}$  界面特性に課題を残しながらも 600~1700V 級 SiC パワー MOSFET も市販が開始され、各種電源、急速充電器や高速エレベータ等への搭載が始まっています。当研究室では、平成 21 年より内閣府「最先端研究開発支援プログラム」の一つに採択していただき、Si や GaAs では到達できない 10kV 超級の超高耐圧パワーデバイスの基礎研究を推進しています。例えば、日本における配電系統の電圧は 6.6kV ですので、これを一段のデバイスで電力変換回路を組むためには、余裕を確保するために 13kV 以上の耐圧が要求されます（Si パワーデバイスの耐圧の上限は 8kV）。このように、超高耐圧 SiC パワーデバイスは、将来の電力インフラや高速鉄道、医療用加速器電源の小型化、高機能化に貢献すると期待されています。

高い絶縁破壊電界を有する SiC といえども、10kV 超級の耐圧を得るためには、高純度で厚い（100  $\mu\text{m}$  以上）高品質結晶が必要です。また、少数キャリア注入による高純度層の低抵抗化（伝導度変調）を促進するために長いキャリア寿命も必要となります。当研究室では、近年、SiC におけるキャリア寿命制限欠陥（ライフタイムキラー）が炭素空孔であることを同定し [8]、熱酸化時における過剰炭素原子の放出と拡散現象を活用することで、ライフタイムキラー欠陥をほぼ完全に消滅させることに成功しました [9]。この結果、図 6 に示すように従来の約 30 倍となる 30  $\mu\text{s}$  を越える長いキャリア寿命を達成することができました [10]。低エネルギー電子線照射を用いて炭素空孔を選択的に導入することにより、ライフタイム制御にも成功しています。

図 7 に厚膜高純度エピタキシャル層を用いて作製した SiC PiN ダイオードの電流—電圧特性を示します [11]。接合端部で局所的な電界集中が発生しないように、独自の接合終端構造を採用しています。逆方向耐圧として 26kV 以上の耐圧が得られました。実用化されている Si ダイオードの最高耐圧は 6~8kV に留まっており、この耐圧は半導体デバイスとして最高の値です。また、順方向のオン抵抗は 19m  $\Omega\text{cm}^2$  で、超高耐圧デバイスとしては例外的に低い値が得られています。また、本研究室では高性能 SiC バイポーラトランジスタの作製にも取り組み、非常に高い電流利得（250~430）を有するトランジスタ [12] や超高耐圧（21kV 以上）トランジスタ [13] の試作にも成功しています。




図 6. 熱酸化による炭素空孔消滅を活用した厚膜 SiC エピタキシャル成長層のキャリア寿命の改善（光伝導度の減衰特性）。成長直後の結晶では、キャリア寿命が約  $1 \mu s$  であるが、熱酸化処理と表面パッシベーションを施すことで、 $30 \mu s$  以上のキャリア寿命が得られている。




図 7. 高純度・厚膜 SiC エピタキシャル成長層を利用して作製した SiC PiN ダイオードの電流密度－電圧特性。26kV 以上の超高耐圧と  $19 m\Omega cm^2$  という低いオン抵抗を両立している。

## 5. III族窒化物半導体の結晶成長とデバイス応用

窒化ガリウム (GaN) は短波長発光デバイス用材料として、社会にイノベーションを興した半導体です。GaN は、AlGaN/GaN ヘテロ界面に高濃度、高移動度の電子を誘起することができるため、高周波デバイス、パワーデバイス用材料としても大きな注目を集めています。Si 基板上に成長した GaN、いわゆる GaN/Si パワーデバイスはコスト競争力があり、商品化も始まっています。その一方で、GaN の電子物性は SiC に比べると不明な点が多くあります。これは、発光ダイオードも含めて歴史的に GaN デバイスの研究が結晶欠陥（貫通転位）を多く含むヘテロエピタキシャル成長層を用いたものが中心だったからです。その物性が転位由来なのか、GaN の本質的なものなのかの切り分けることが困難でした。本研究室では、転位密度がヘテロエピタキシャル成長層に比べて3桁小さいハイドライド気相成長(HVPE)法により作製された高品質 GaN バルク結晶を用いて、GaN の物性評価の基礎検討を進めています。具体的な成果の例としては、GaN ショットキー接合の逆方向リーク電流のメカニズム解明が挙げられます。ヘテロエピタキシャル成長した GaN と GaN バルクを用いてショットキー接合を作製、詳細な特性評価の結果を比較することで、逆方向リーク電流は転位密度の低減と共に大きく減少し、十分に転位を低減した結晶では、リーク電流は、金属/GaN 界面における熱電界放出モデルにより完全に説明できることを初めて明確に示しました（図8）[14]。これは、GaN デバイスでは空乏層内の電界強度が高いために、ショットキー障壁が薄くなり、量子力学的トンネル効果が顕著になるからです。この成果により GaN ショットキー接合の電気的特性の予測（シミュレーション）が可能となり、今後のデバイス設計に大きく資する成果と言えます。

また、窒化アルミニウム (AlN) は 6 eV という大きなバンドギャップを持ち、深紫外発光材料や厳環境電子デバイス材料として注目を集めています。AlN は SiC と格子不整合が 0.9% と小さく、高品質・大面積の SiC 基板は AlN 成長用基板として有望です。本研究室では分子線エピタキシー (MBE) 法により高品質 AlN を SiC 上に成長することに取り組んでおり、AlN を成長の初期段階から SiC 上に原子レベルで一層ずつ成長させ、数 nm という薄膜でも極めて高品質の AlN を得る技術や、その成長技術を応用することで 700nm という厚さまで AlN を SiC 上にコヒーレント成長（格子不整合による転位を

生じさせないこと)に成功しています(図9)[15]。デバイス応用として、あらかじめ用意したSiC pn接合上にn型のAlN/GaN短周期超格子を形成し、これを電子エミッタとして活用するnpn型AlGaIn/SiCヘテロバイポーラトランジスタの試作を行い、初めてこの系で20を超える電流増幅率の実現に成功しています[16]。また、高品質AlNを用いてAlNの物性を詳細に調べる研究やAlN/GaN短周期超格子を発光デバイスや電子デバイスに応用する検討も行っています。




図8. 3種類の異なるドナー密度を有するバルク結晶上に形成したGaNショットキーダイオードの逆方向リーク電流の測定値(実線)と熱電界放出(TFE)モデルによる計算値(破線)。




図9. SiC(0001)基板上に成長したAlN結晶の原子間力顕微鏡(AFM)による表面形状像(左)および透過電子顕微鏡の平面明視野像(右)。表面にはAl-Nの1層分に相当する結晶のステップ-テラス構造が整然と並んでいる。透過電子顕微鏡では、貫通刃状転位が見られるが、その密度は $4 \times 10^8 \text{ cm}^{-2}$ であり従来に比べて二桁少ない。

## 6. ワイドギャップ半導体 MEMS

本研究室では、マイクロエレクトロメカニカルシステム(MEMS)に関する研究も行っています。今日、Si MEMSを用いた様々なセンサが作られて、自動車、スマートフォン、ゲーム機などに広く使われています。本研究室では、ワイドギャップ半導体材料をMEMSの構造材料として用いることで、新しい機能性や高い性能を実現することを目指して研究を進めています。Siに比べて、一般にワイドギャップ半導体は加工が困難で、MEMSの基本構造である片持ち梁(カンチレバー)やブリッジの作製方法自体が研究対象となっています。本研究室では、蓄積してきた電子デバイス作製のための半導体加工プロセスに、電気化学エッチングや光電気化学エッチングを組み合わせることで作製に取り組んでいます。最近、再現性良くSiCカンチレバーの作製ができるようになり、次のステップとして、作製したSiCカンチレバーの機械共振特性の詳細な評価を行っています。当研究室で作製したSiCカンチレバーは、従来報告されている多結晶SiCやSi基板上SiCのカンチレバーの10倍以上の優れた共振特性(Q値)を示すことが判明しました[17]。このような高Q値カンチレバーはセンシングなどのMEMS応用上非常に有利ですので、基礎検討と並行して、何らかのセンサを作製してその優位性を実証したいと考えています。

## 7. おわりに

上述のように、当研究室では、現在、伝統的な研究テーマと新しい研究テーマをバランスさせながら、幅広い研究活動を展開するよう心掛けています。学生は、ほぼ全員が独立したテーマに取り組み、独自性の高い博士論文、修士論文、学士論文を仕上げられるようスタッフ共々努力しています。京都大学と

いう恵まれた研究環境で学生を指導し、将来のリーダーを育成すべき使命、責任を重く感じながらも、学生からの積極的な提案や予想外の発見を楽しんでいます。もし当研究室の研究活動にご興味をお持ちいただけましたら、研究室ホームページ (<http://semicon.kuee.kyoto-u.ac.jp>) をご参照ください。先輩諸氏からのご指導をいただければ幸いです。

## 参考文献

- [1] The International Technology Roadmap for Semiconductors (ITRS: <http://www.itrs.net/>) .
- [2] N. Morioka, H. Yoshioka, J. Suda, and T. Kimoto, J. Appl. Phys. **109** (2011) 064318.
- [3] S. Mori, N. Morioka, J. Suda, and T. Kimoto, IEEE Trans. Electron Devices **60** (2012) 944.
- [4] H. Yoshioka, N. Morioka, J. Suda, and T. Kimoto, J. Appl. Phys. **109** (2011) 064312.
- [5] J. F. Gibbons, and W. E. Beadle, Solid-State Electron. **7** (1964) 785.
- [6] Y. Nishi, T. Iwata, and T. Kimoto, Jpn. J. Appl. Phys. **50** (2011) 015802.
- [7] T. Kimoto, Tech. Digest 2010 VLSI Technology Symp. (Honolulu, 2010) , p.9.
- [8] K. Kawahara, X.T. Trinh, N.T. Son, E. Janzen, J. Suda, and T. Kimoto, Appl. Phys. Lett. **102** (2013) 112106.
- [9] T. Hiyoshi and T. Kimoto, Appl. Phys. Express **2** (2009) 041101.
- [10] S. Ichikawa, K. Kawahara, J. Suda, and T. Kimoto, Appl. Phys. Exp. **5** (2012) 101301.
- [11] N. Kaji, H. Niwa, J. Suda, and T. Kimoto, Ext. Abstr. Int. Conf. on Silicon Carbide and Related Materials 2013 (Miyazaki, 2013) , p.86.
- [12] H. Miyake, T. Kimoto, and J. Suda, IEEE Electron Device Lett., **32** (2011) 285.
- [13] H. Miyake, T. Okuda, H. Niwa, T. Kimoto, and J. Suda, IEEE Electron Device Lett. **33** (2012) 1598.
- [14] J. Suda, K. Yamaji, Y. Hayashi, T. Kimoto, K. Shimoyama, H. Namita, and S. Nagao, Appl. Phys. Exp. **3** (2010) 101003.
- [15] H. Okumura, T. Kimoto, and J. Suda, Appl. Phys. Exp. **5** (2012) 105502.
- [16] H. Miyake, T. Kimoto, and J. Suda, IEEE Electron Device Lett. **31** (2010) 942.
- [17] K. Adachi, N. Watanabe, H. Okamoto, H. Yamaguchi, T. Kimoto, J. Suda, Sensors and Actuators A **197** (2013) 122.